Bit Manipulation

This table indicates the number of clock periods required for the bit manipulation instructions. The number of read and write cycles is shown in parenthesis as (r/w). The number of clock periods and the number of read and write cycles must be added respectively to those of the effective address calculation where indicated.

Bit Manipulation Instruction Execution Times

 Instruction  Size Dynamic
Register    Memory
Static
Register    Memory
 BCHG  byte  –  8 ( 1 / 1 ) +  –  12 ( 2 / 1 ) +
       long  8 ( 1 / 0 ) *  –  12 ( 2 / 0 ) *  –
 BCLR  byte  –  8 ( 1 / 1 ) +  –  12 ( 2 / 1 ) +
       long  10 ( 1 / 0 ) *  –  14 ( 2 / 0 ) *  –
 BSET  byte  –  8 ( 1 / 1 ) +  –  12 ( 2 / 1 ) +
       long  8 ( 1 / 0 ) *  –  12 ( 2 / 0 ) *  –
 BTST  byte  –  4 ( 1 / 0 ) +  –  8 ( 2 / 0 ) +
       long  6 ( 1 / 0 )  –  10 ( 2 / 0 )  –
                 +  Add effective address calculation time
   *  Indicates maximum value